{"product_id":"alinx-axvu13g-xilinx-virtex-ultrascale-xcvu13p-fpga-development-board","title":"ALINX AXVU13G: Xilinx Virtex UltraScale+ XCVU13P FPGA Development Board","description":"\u003cul\u003e\n\u003cli\u003e\u003ca href=\"#Features\"\u003eFeatures\u003c\/a\u003e\u003c\/li\u003e\n\u003cli\u003e\u003ca href=\"#Whats_Included\"\u003eWhat's Included\u003c\/a\u003e\u003c\/li\u003e\n\u003cli\u003e\u003ca href=\"#Quick_Links\"\u003eResources \u0026amp; Downloads\u003c\/a\u003e\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch4\u003eDescription\u003c\/h4\u003e\n\u003cp\u003eAXVU13G is a flagship High Performance XCVU13P FPGA Development Board, 2x 200G QSFP-DD, 7x 100G QSFP28, 1x FMC+, 1x FMC, 9x pair SMA to GTY, 3x pair SMA to FPGA HPIO, enabling high signal processing bandwidth, rich expandability. Ideal for data center AI\/HPC acceleration, 100G+ Network, high-end ASIC\/SoC prototyping and verification, radar\/communication real-time signal processing.\u003c\/p\u003e\n\u003cp\u003eThe SOM model is ACVU13. For a high-end Heterogeneous Computing Development Board also using this SOM, check our HEA13.\u003c\/p\u003e\n\u003ch5\u003eFPGA Specification\u003c\/h5\u003e\n\u003cstyle\u003e\n    table#table_comparison tr:nth-child(even) { background-color:WhiteSmoke; }\n\u003c\/style\u003e\n\u003ctable id=\"table_comparison\"\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eSOM\u003c\/td\u003e\n\u003ctd\u003eACVU13\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eFPGA\u003c\/td\u003e\n\u003ctd\u003eXCVU13P-2FHGB2104I\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSpeed Grade\u003c\/td\u003e\n\u003ctd\u003e-2\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eChip Level\u003c\/td\u003e\n\u003ctd\u003eIndustrial Grade\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eWorking Temperature\u003c\/td\u003e\n\u003ctd\u003e-40℃~85℃\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSystem Logic Cells (K)\u003c\/td\u003e\n\u003ctd\u003e3,780\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eCLB Flip-Flops (K)\u003c\/td\u003e\n\u003ctd\u003e3,456\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eCLB LUTs (K)\u003c\/td\u003e\n\u003ctd\u003e1,728\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMax. Distributed RAM (Mb)\u003c\/td\u003e\n\u003ctd\u003e48.3\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTotal Block RAM (Mb)\u003c\/td\u003e\n\u003ctd\u003e94.5\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eUltraRAM (Mb)\u003c\/td\u003e\n\u003ctd\u003e360.0\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eDSP Slices\u003c\/td\u003e\n\u003ctd\u003e12,288\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePeak INT8 DSP (TOP\/s)\u003c\/td\u003e\n\u003ctd\u003e38.3\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePCIe® Gen3 x16\u003c\/td\u003e\n\u003ctd\u003e4\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e150G Interlaken\u003c\/td\u003e\n\u003ctd\u003e8\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e100G Ethernet w\/ KR4 RS-FEC\u003c\/td\u003e\n\u003ctd\u003e12\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eGTY 28.21 Gb\/s Transceivers\u003c\/td\u003e\n\u003ctd\u003e76\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMax. Single-Ended HP I\/Os\u003c\/td\u003e\n\u003ctd\u003e702\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch4 id=\"Features\"\u003eBoard Features\u003c\/h4\u003e\n\u003cstyle\u003e\n  table#table_features tr:nth-child(even) { background-color:WhiteSmoke; }\n\u003c\/style\u003e\n\u003ctable id=\"table_features\"\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eDDR4\u003c\/td\u003e\n\u003ctd\u003e2 Groups of 5x 2GB, total 20GB, 80bit Bus, Data Rate 2666Mbps\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eQSPI Flash\u003c\/td\u003e\n\u003ctd\u003e2x 128MB, for FPGA bin file and user data storage\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eCrystal Oscillator\u003c\/td\u003e\n\u003ctd\u003e2x 200MHz Differential Crystal, Reference Clock for the FPGA and DDR4\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eQSFP-DD\u003c\/td\u003e\n\u003ctd\u003e2x QSFP-DD 200G, each to 8x GTY with channel speed up to 25Gbps\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eQSFP28\u003c\/td\u003e\n\u003ctd\u003e7x QSFP28 100G, each to 4x GTY with channel speed up to 25Gbps\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eFMC+\u003c\/td\u003e\n\u003ctd\u003e1x \u003cb\u003eFMC+\u003c\/b\u003e, compatible with FMC+ and FMC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eFMC\u003c\/td\u003e\n\u003ctd\u003e1x FMC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eGigabit Ethernet\u003c\/td\u003e\n\u003ctd\u003e1x 10\/100\/1000M Ethernet with RJ45 for data exchange\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSMA\u003c\/td\u003e\n\u003ctd\u003e9x pair SMA Differential I\/O to FPGA GTY\u003cbr\u003e\n  3x pair SMA Differential I\/O to FPGA HPIO\u003cbr\u003e\n  for customer differential signal I\/O testing.\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eDIP Switch\u003c\/td\u003e\n\u003ctd\u003e1x 4-bit, for simple testing.\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eUSB UART\u003c\/td\u003e\n\u003ctd\u003efor Serial Communication with PC\/Devices\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSD Card Slot\u003c\/td\u003e\n\u003ctd\u003e1x micro SD Card Slot, support SD Mode and SPI Mode\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eJTAG\u003c\/td\u003e\n\u003ctd\u003e14-pin 2.00mm Standard JTAG port for Program Debug and Download\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eLED\u003c\/td\u003e\n\u003ctd\u003e6x LEDs:\u003cbr\u003e\n  SOM: 1 User, 1 DONE\u003cbr\u003e\n  Carrier: 2 User, 2 UART (TX\/RX)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePush-Buttons\u003c\/td\u003e\n\u003ctd\u003e1x: Reset\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch5\u003ePower Supply \u003c\/h5\u003e\n\u003cp\u003eVoltage Input: +12 V DC, PCIE slot or PCIE 8-pin\u003c\/p\u003e\n\u003cp\u003eCurrent Input: Max. Current 15 A\u003c\/p\u003e\n\u003ch5 id=\"Whats_Included\"\u003eWhat's Included\u003cbr\u003e\n\u003c\/h5\u003e\n\u003ctable\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eFPGA Board\u003c\/td\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003eDC Fan (installed)\u003c\/td\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMini USB Cable\u003c\/td\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003eProgramming Cable\u003c\/td\u003e\n\u003ctd\u003e1 set\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e12V Power Adapter\u003c\/td\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003eSD Card\u003c\/td\u003e\n\u003ctd\u003e1x\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSMA cable\u003c\/td\u003e\n\u003ctd\u003e6x\u003c\/td\u003e\n\u003ctd\u003eSMA Adapter (Angle)\u003c\/td\u003e\n\u003ctd\u003e7x\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch5\u003eDimensions\u003c\/h5\u003e\n\u003ctable\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eDimension\u003c\/td\u003e\n\u003ctd\u003e255.00mm x 210.00mm\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePCB\u003c\/td\u003e\n\u003ctd\u003eIndependent GND and Power Layers\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch4 id=\"Quick_Links\"\u003eResources \u0026amp; Downloads\u003c\/h4\u003e\n\u003cp\u003e\u003ca title=\"ALINX AXVU13G: Xilinx Virtex UltraScale+ XCVU13P FPGA Development Board\" href=\"https:\/\/raw.githubusercontent.com\/fpgauk\/pdf\/main\/alinx\/axvu13g\/AXVU13G_UG.pdf\" target=\"_blank\"\u003eAXVU13G User Manual (PDF, Simplified Chinese)\u003c\/a\u003e\u003c\/p\u003e\n\u003cp\u003e\u003ci\u003eFull documentation including Schematics, Demo projects (if applicable) will be provided by CodeRobin.\u003c\/i\u003e\u003c\/p\u003e\n","brand":"ALINX","offers":[{"title":"Default Title","offer_id":55525997674872,"sku":"AXVU13G","price":13658.99,"currency_code":"GBP","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0051\/1564\/1942\/files\/AXVU13G_Off_01.jpg?v=1775761997","url":"https:\/\/coderobin.com\/products\/alinx-axvu13g-xilinx-virtex-ultrascale-xcvu13p-fpga-development-board","provider":"CodeRobin FPGA","version":"1.0","type":"link"}